Livello dei componenti fisici: Circuiteria elettronica

Eugenio G. Omodeo



Dip. Matematica e Geoscienze — DMI



Trieste, 09/10/2019



Cos'ha di speciale un dominio a due valori: f, v

• Le componenti a **2 stati** bastano per la rappresentazione digitalizzata dell'informazione:



- Le componenti a **2 stati** bastano per la rappresentazione digitalizzata dell'informazione:
- a cominciare dai numeri, in un sistema digitale di elaborazione tutto è rappresentato tramite bit (<u>bi</u>nary digi<u>t</u>: 0, 1).



- Le componenti a **2 stati** bastano per la rappresentazione digitalizzata dell'informazione:
- a cominciare dai numeri, in un sistema digitale di elaborazione tutto è rappresentato tramite bit (<u>binary digit</u>: 0, 1).
- Gli esiti di confronti a due vie (successo / fallimento)
 possono guidare l'ordine di esecuzione delle istruzioni di un
 programma.



MICRO-DISPOSITIVI "LOGICI"



Pagina principale Ultime modifiche Una voce a caso Vetrina Aiuto

Porta logica

Da Wikipedia, l'enciclopedia libera.

In elettronica digitale e informatica, una porta logica è un circuito digitale in grado di implementare (cioè di realizzare, simulandone la "logica matematica" mediante opportuni controlli su segnali elettrici) una particolare operazione logica di una o più variabili booleane.



(George Boole, 1815 - 1864)



		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
												10 ″					
f	f	f	f	f	f	f	f	f	f	V	\mathbf{v}	v f	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	V
f	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}
\mathbf{v}	f	f	f	\mathbf{V}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}
\mathbf{v}	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{V}	f	\mathbf{v}	v f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}

Intuitivamente parlando, f e v stanno per falso e vero.



	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
″	\mathbf{f}	&	>	′	<	″	+	V	\downarrow	\leftrightarrow	¬″	←	¬'	\rightarrow		v
f	f	f	f	f	f	f	f	f	V	v	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	v
\mathbf{v}	f	f	f	f	\mathbf{V}	\mathbf{v}	\mathbf{V}	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	V
f	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{V}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	V
\mathbf{v}	f	\mathbf{V}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{V}	f	\mathbf{V}	f	V
	f v f	f f v f f f	f f f v f f f f f	f f f f f v f f f f v	f f f f f f v f f f f f f f f f f v v	f f f f f f v f f f f f f f f f f f f f	f	f	f	f	f f f f f f f v v v v v v v v v v f f f f f v v f	f f f f f f f v	f f f f f f f v	f f f f f f f v v v v v v v v v v v v v v v r r r v v r r r v v r	f f f f f f f v	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$



		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
′	″	f	&	>	1	<	″	+	V	\downarrow	\leftrightarrow	10 ″	←	¬'	\rightarrow		v
f	f	f	f	f	f	f	f	f	f	v	\mathbf{v}	v	v	v	v	v	v
f	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	V
\mathbf{v}	f	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	v
\mathbf{v}	\mathbf{v}	f	\mathbf{V}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	v

_		
0	1	
1	0	

8		
0	0	0
0	1	0
1	0	0
1	1	1



		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
′	"	f	&	>	′	<	″	+	V	\downarrow	\leftrightarrow	10 ″	←	¬'	\rightarrow		v
f	f	f	f	f	f	f	f	f	f	v	\mathbf{v}	v	\mathbf{v}	v	V	v	V
f	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	v
\mathbf{v}	f	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	v
\mathbf{v}	\mathbf{v}	f	\mathbf{V}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	V

_	
0	1
1	0

8		
0	0	0
0	1	0
1	0	0
1	1	1

\		
0	0	0
0	1	1
1	0	1
1	1	1




		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1	″	f	&	>	′	<	″	+	V	\downarrow	\leftrightarrow	10 ″	←	¬'	\rightarrow		v
f	f	f	f	f	f	f	f	f	f	v	\mathbf{v}	v	v	v	v	v	V
f	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	\mathbf{v}	f	f	f	f	\mathbf{v}	\mathbf{v}	\mathbf{v}	V
\mathbf{v}	f	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	\mathbf{v}	f	f	\mathbf{v}	v
\mathbf{v}	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	\mathbf{v}	f	v

\neg	
0	1
1	0

8	ī	
0	0	0
0	1	0
1	0	0
1	1	1

\	/	
0	0	0
0	1	1
1	0	1
1	1	1





PORTE LOGICHE

Name	Graphic Symbol	Algebraic Function	Truth Table	
	A	$x = A \cdot B$	A B x	
AND	B	Y Or	0 1 0 1 0 0 1 1 1	
OR	A	$-x \ x = A + B$	A B x 0 0 0 0 1 1 1 0 1 1 1 1	
inverter	A	-x x = A'	A x 0 1 1 0	
buffer	A	-x = A	A x 0 0 1 1	
NAND	A	${X} x = (AB)'$	A B x 0 0 1 0 1 1 1 0 1 1 1 0	



PORTE LOGICHE

Name	Graphic Symbol	Algebraic Function		Tru Tab	
			A	В	x
NOR	$A \longrightarrow X$	-x = (A + B)'	0	0	1
			1	0	0
exclusive-OR (XOR)			A	В	x
	A-1)	$ \begin{array}{cc} x = A \oplus B \\ -x & \text{or} \end{array} $	0	0	0
	В	x = A'B + AB'	1 1	0	1 0
exclusive-NOR or equivalence			A	В	x
	A-1	$ \begin{array}{cc} x = A \odot B \\ -x & \text{or} \end{array} $	0	0	1
	$B \rightarrow A$	x = A'B' + AB	0 1 1	0	0



Potere espressivo dei connettivi proposizionali

Teorema

Qualsiasi tabella di verità ad n operandi (ve ne sono, in tutto, 2^{2^n}) può venir espressa combinando opportunamente n variabili a valori v / f tramite le operazioni logiche.



Cnf – Detta anche POS ($= \mathit{Product}\ \mathit{Of}\ \mathit{Sums}$)

A titolo di esempio, esprimiamo in forma normale congiuntiva una celebre funzione booleana, la Implicazione 'a tre vie'

oraAltrim		
0	0	0
0	1	1
1	0	0
1	1	1
0	0	0
0	1	0
1	0	1
1	1	1
	0 0 1 1 0 0	0 0 0 1 1 0 1 1 0 0 0 1 1 0

Prendendo le righe a risultato 0, leggiamo direttamente:


$$(A \lor B \lor C) & (A \lor \neg B \lor C) & (\neg A \lor B \lor C) & (\neg A \lor B \lor \neg C)$$

Fra le altre, ecco una codifica ben piú sbrigativa:


$$(\neg A \lor B) & (A \lor C)$$


Piú facile da seguire, la costruzione di una SOP















¹Per i circuiti sequenziali, serve di piú...








Esempio (addizionatore di bit con riporto)






Esempio (addizionatore di bit con riporto)



(È solo disegnato diversamente!)



Esempio (addizionatore di 4 bit con riporto)





Flip-flop D (data) [modifica | modifica wikitesto]


Ha un ingresso per il dato, un ingresso di sincronizzazione (clock) e un'uscita. In corrispondenza del comando di clock, trasferisce l'ingresso in uscita e ve lo mantiene fin quando non cambia il suddetto ingresso.

Equazione caratteristica: Q+ =D

Applicazioni: per le sue caratteristiche è il componente base delle memorie (veloci) e registri (normali, a scorrimento, ad anello).

Tabella di verità:

D	Q+	Descrizione
0	0	reset
1	1	set



Simbolo circuitale ☐ (ISO) per flip-flop di tipo D, dove > è l'ingresso del clock, D è l'ingresso del dato e Q è l'uscita del dato memorizzato.

RSITÀ STUDI DI TRIESTE

Flip-flop / latch D

Otteniamo così il circuito di figura 5. Quando il segnale di clock è zero sia S che R sono zero ed il circuito si trova nella fase di memorizzazione. Quando invece il clock è uguale ad 1 risulta: S=D ed inoltre $R=\overline{D}$; in questo modo ogni variazione dell'ingresso D viene riprodotta in uscita ed il latch è trasparente.




Fig. 5 D latch statico.



Organizzazione di una piccola memoria




Figura 3-29 Diagramma logico di una memoria 4 x 3. Ogni fila rappresenta una delle autro parole da 3 bit. Un'operazione read o write legge o scrive sempre una parola xmpleta.

