module RisingEdge_DFlipFlop(D,clk,Q);
input D; // Data input 
input clk; // clock input 
output reg Q; // output Q 
always @(D or clk) 
begin
 Q <= D; 
end 
endmodule