

Pixel, immagini ed esempi

Rivelatori a Semiconduttore e Apparati

TRACKING IN HIGH ENERGY PHYSICS





Pixel detectors

- o usually inner layers of trackers
- **Hybrid pixel** detectors instrument all **s** major LHC detectors







- **Hibrid pixel detectors** Separate sensor and ASIC > each pixel connected to a readout channel in the ASIC \rightarrow flip chip + bump bonding and wire bonding Pros Fast • radiation hard (full depletion, high voltage) high S/N • fully depleted sensor complex read out electronics possible (zero suppression) optimize sensor and read-out chip independently • Cons complex assembly 0
 - o 'thick'
 - o granularity and power limitations
 - o costly



Sezione di singola cella e di rivelatore





Pixel Planari (simili alle giunzioni viste)

- **p+-in-n** richiede:
 - substrato n di alta qualita' (unico disponibile negli anni '70)
 - secondo strato non strutturato e non processato
 - p+ isolate per costruzione: per svuotamento prima dell'irraggiamento
 - dopo l'inversione del bulk, isolamento e' dato da layer di accumulazione elettroni per aumento lacune nell'ossido
 - ottimo per alte radiazioni e alte tensioni di svuotamento da applicare





Pixel Planari (simili alle giunzioni viste)

- **n⁺-in-n** richiede:
 - substrato n di alta qualita'
 - processamento di entrambi i lati (impianti giunzione tra n⁺ e p⁺)
 - guard rings sul lato opposto per evitare danni da taglio
 - leggero drogaggio p tra gli impianti n+ per isolare
 - inizialmente necessita di sovrasvuotamento per isolare impianti

• **n⁺-in-p** ha:

- solo un lato processato (lato p+ non strutturato)
- guard rings sullo stesso lato degli impianti
- n+ isolate per costruzione (anche dopo irraggiamento)
- raccolta della carica (e-) piu' veloce verso anodi n⁺
- maggiore resistenza alle radiazioni
- p⁺-in-p:
 - per ora solo una possibilita' teorica
 - Possiede gli stessi svantaggi delle n⁺-in-n (costosa fabbricazione) e del p⁺-in-n (raccolta delle buche)







Hybrid Pixel – schema readout chip

- Matrici di celle corrispondenti ai pixel del sensore
- Senza gap orizzontali per giustapporre sensori corrispondenti
- Funzioni specifiche di colonna a fondo colonna (controllo, logica e buffer)
- Funzioni globali nella periferia sul lato inferiore del chip (controllo chip, temporizzazione, costruzione evento, generazione alimentazione sezione analogica, monitoraggio)
- Piazzole di interconnessione sul lato inferiore





Esempi logica di singolo pixel



Figure 4.1: ALPIDE Front-end scheme

Esempio circuito di primo trattamento del segnale implementato in un pixel (caso monolitico ma rappresentativo di qualsiasi logica di *front-end*) I livelli di riferimento in tensione o corrente sono forniti via DAC (*digital-to-analog-converter*)

	Minimum	Maximum	Nominal setting	Nominal value
IBIAS	0 nA	80 nA	64	20 nA
ITHR	0 nA	80 nA	51	$0.5 \ \mathrm{nA}$
IDB	0 nA	80 nA	64	10 nA
IRESET	$0.7 \ \mathrm{nA}$	26 pA	50	5 pA
IAUX2	-	-	-	-
VCASP	0 V	$1.8 \mathrm{~V}$	86	$0.6 \mathrm{V}$
VCASN	0 V	$1.8 \mathrm{~V}$	57	$0.4 \mathrm{~V}$
VCASN2	0 V	$1.8 \mathrm{~V}$	62	$0.44 \mathrm{~V}$
VCLIP	0 V	$1.8 \mathrm{~V}$	0	0 V
VRESET_P	$0.37 \ \mathrm{V}$	$1.8 \mathrm{~V}$	117	$1.2 \mathrm{~V}$
VRESET_D	$0.37 \ \mathrm{V}$	$1.8 \mathrm{~V}$	147	$1.4 \mathrm{~V}$
VPLSE_LOW	$0.37 \ \mathrm{V}$	$1.8 \mathrm{~V}$	0	$0.37 \ \mathrm{V}$
VPLSE_HIGH	$0.37 \ \mathrm{V}$	$1.8 \mathrm{V}$	255	$1.8 \mathrm{V}$

 Table 4.2: DACs specifications overview.

DAC	Scaling from DAC to Matrix	Scaling from DACMONI to Matrix
IBIAS	1:128	1:1280
ITHR	1:4096	1:40960
IDB	1:256	1:2560
IRESET	$\approx 1:4 \times 10^5$	$\approx 1:4 \times 10^{6}$

Table 4.3: Scaling factors for the current DACs.







9

JOIORVID.



Potenziale peso (weighting potential)



Il potenziale peso e' lineare con la profondita (distanza linee indica gradiente); Il potenziale di deriva ha forma parabolica (cambia velocita' di raccolta)

Tutto il percorso contribuisce allo stesso modo alla carica indotta (anche se con velocita' diverse a seconda del segno, ovvero con diversa corrente):

- Se la carica e' generata a meta' percorso, l'elettrone che si avvicina all'elettrodo induce Q/2, le buca che si allontana da esso altrettanto

Il potenziale peso non e' lineare, si concentra vicino al pixel, spec. se piccolo

La carica e' indotta solo vicino all'elettrodo ed equivale all'integrale sul percorso

- Le cariche verso l'elettrodo opposto non contano molto
- I pixel vicini inizialmente vedono un signale indotto, che poi cambia segno
 → integrale nullo



Effetto di piccolo pixel (small pixel effect)

- Le differenze piu' grande tra un sensore a pixel molto segmentato e un pad detector a grande area sono:
 - La maggior parte del segnale e' indotto nell'ultima parte del cammino di deriva della carica
 - I portatori di carica che derivano verso il piano opposto non contribuiscono al segnale in maniera significativa
- Effetto importante in caso di sensori irraggiati quando una parte importante della carica rimane intrappolata e non deriva piu':
 - Se la probabilita' di intrappolamento e' uniforme sul sensore, vuol dire che la maggior parte della carica si ferma prima di riuscire a indurre qualunque segnale sull'elettrodo di raccolta
 - I sensori a pixel piccolo quindi sono molto piu' sensibili all'intrappolamento di carica dei rivelatori a grandi pads





Risoluzione con lettura binaria (a soglia) e analogica

- Binaria: il segnale viene registrato solo quando passa una certa soglia
 - Soglia abbastanza alta da eliminare il rumore
 - Soglia abbastanza bassa da prendere anche frazioni di segnale
- Cluster in funzione del punto di impatto x della particella:
- a) Senza divisione di carica
 - Tra –p/2 e p/2 si accende il pixel0, tra p/2 e 3/2p si accende pixel1
- b) Con divisione di carica
 - Tra p/2-s/2 e p/2+s/2 si accendono pixel0 e pixel1
- c) Con lettura analogica
 - L'ampiezza indica dove ha impattato la particella
- Condizione ottimale: condivisione s=p/2

 \rightarrow risoluzione raddoppiata in maniera uniforme





Effetto sulla risoluzione

- Residuo: distanza tra punto effettivo di impatto e posizione ricostruita
- a) Equiprobabile sul passo (solo 1 pix)
- b) Equiprobabile sul passo (2 pix)
- c) o sulla zona di condivisione
- d) Analogico pesato su uno
- e) e due pixel





•

Effetto del campo magnetico

Almost all High Energy Physics (HEP) experiments with accelerators make use of magnetic spectrometers to determine the momentum of charged particles

If a particle with mass m_0 and charge q traverses a magnetic field **B** with velocity v



In experiments at hadronic colliders the emphasis is on the measurement of the transverse momentum p_{T}

$$p_{\tau}[GeV/c] = 0.3B[T] \cdot R[m]$$

Use layers of position sensitive detectors before and after or inside a magnetic field to measure the trajectory and determine the bending radius R



The relative error on the momentum is:

inversely proportional to B

proportional to p

٠

inversely proportional to L²

proportional to the detector spatial resolution σ

 BL^2 = bending power

 $\frac{m\upsilon^2}{2} = q\upsilon B$

14



m



Cluster: gruppo di pixel adiacenti «accesi» da una particella

- Senza campo magnetico
 - a) Cluster da 1 pixel traccia obliqua
 - b) Cluster da 2 pixel traccia obliqua/perp.
 - c) Cluster da 3 pixel traccia molto obliqua
- Con campo magnetico
 - a) Traccia perpendicolare cluster allargato
 - b) Traccia obliqua cluster ristretto

Si puo' sfruttare il campo magnetico per ottimizzare la dimensione del cluster in base all'obiettivo (risoluzione spaziale)

 $\overline{\mathbf{B}}$ \otimes

(a)

17/12/2023

(b)

2 24

(e)

(C)

Sensori a pixel 3D



- Tecnologia innovativa ma gia' ben radicata
- Sfrutta processi di microlavorazione moderni usati per sistemi micro-elettromeccanici (MEMS) come il DRIE
- Realizzazione di elettrodi verticali a colonna che penetrano il substrato di silicio



- Non uniform spatial response
 - Electrodes are inefficient regions





AST CHARACTER CONTRACT OF CONT

Pixel 3D



Figure 11: 3D-Si sensors: (a) Design (single sided) with columns going completely through the sensor bulk [59]; (b) double sided design with columns entering from both sides, but not reaching through (adapted from [63]); (c) thin design optimized for HL-LHC (adapted from [64]) with two top view sketches for $50 \times 50 \,\mu\text{m}^2$ and $25 \times 100 \,\mu\text{m}^2$ pixel sizes, respectively [65].

Hybrid Pixel Detectors



1. Pixel Sensor



2. Readout Chip (ASIC) ← 13.5 mm →

Figure 13.5 mm ->

3. Bump Bond



SEM picture of one bump bond

Pixel cell (e.g. 50 μm x 425 μm)



ALICE

Bump bonding pad

Each pixel cell in the sensor is connected to a pixel cell in the readout chip via a bump bond

Usually several readout chips are connected to a single sensors

Processo Bump bonding □

- 1. Pulitura wafer
- 2. Deposito degli strati adesivo (Ti:W) e iniziale
 - Adesivo Ti:W, anche barriera per diffusione rame
 - Iniziale: base Cu o Au depositata elettrochim.
- 3. Applicazione spesso fotoresist
- 4. Deposizione elettrolitica UBM
 - Underbump metallization
- 5. Deposizione elettrolitica materiale saldante
- 6. Rimozione meccanica fotoresist
- 7. Rimozione eccesso strato iniziale (etching)
- 8. Rimozione eccesso strato adesivo (etching)
- 9. Riflussaggio materiale saldante (350°)
 - Assume forma sferica

*etching = incisione

17/12/2023

• Facilita riallineamento dei sensori



giacomo.contin@ts.infn.it - RAFNeS Pixels

Altri Bump Bonding

- Indio-Indio bonding
 - Deposito di vapore di indio attraverso finestre sulla Maschera
 - Sia sul sensore sia sull'elettronica
 - Bump piatti e sottili, Saldato via termocompressione a 100C
 - Vantaggi: bassa temperature e facile da implementare-Svantaggi: bond fragile e resa bassa (90%)
 - Puo essere riflussato per fare assumere forma sferica ai bump e migliorare la tolleranza di spessore
- Bonding adesivo
 - Strato di materiale adesivo e accoppiamento capacitivo tra pads dei due sensori
 - Richiede ottimo allineamento e planarita', economico, connettivita' non provata
- Bonding diretto Cu-Cu
 - Le pad vengono messe in contatto con forze adesive. Atomi di Cu si diffondono tra le pad
 - Termocompressione e' semplice ma richiede troppo alte temperature
 - Attivazione di superficie a temperature ambiente con trattamento chimico
 - Vantaggi: passo molto piccolo e' possibile 4um
 - Svantaggi: richiede livelli di pulizia e planarita' elevatissimi







Altre tecniche di bonding verticale

- Bonding Ossido-Ossido
 - A temperatura ambiente i wafer sono rivestiti con strato di ossido che si lega all'acqua.
 - Richiede estrema pulizia e connessioni elettriche aggiuntive (tipo "through silicon vias"-TSV) *SLID*
- SLID: Interdiffusione solido-liquido di Stagno e Rame
 - Si legano a 240-320C, non reversibile





Connessione, assottigliamento, cucitura

- Assottigliamento (thinning)
 - Wafer partono da spessori piu' spessi (700-250um) per arrivare allo spessore desiderato (300-150um)
 - Substrato sul lato inattivo viene grattato via per sfregamento con dischi con superficie a grana via via piu' sottile, da 20-80um a 1-8um
 - Il lato attivo e' protetto da adesivo che viene poi lavato via
 - Resistenza alle rotture, deformazione, incurvamento da tenere sotto controllo



- Cucitura (stitching)
 - Esposizione allineata della stessa maschera ripetuta sul reticolo (~25mm*25mm) per coprire grandi superfici







Stitching – Cucitura di strutture ripetute

Processo

- Suddividere la maschera
- Esporre ripetutamente il wafer alla sezione desiderata per raggiungere le dimensioni desiderate

Implicazioni

- Limiti aggiuntivi
- Poca flessibilita'
- Come indirizzare il giusto elemento ripetuto
- Resa di produzione per grandi aree





Stitching – Cucitura di strutture ripetute

Processo

- Suddividere la maschera
- Esporre ripetutamente il wafer alla sezione desiderata per raggiungere le dimensioni desiderate

Implicazioni

- Limiti aggiuntivi
- Poca flessibilita'
- Come indirizzare il giusto elemento ripetuto
- Resa di produzione per grandi aree



5	4	4	4	4	6
2	1	1	1	1	3
2	1	1	1	1	3
8	7	7	7	7	9



Primi rivelatori a pixel

- 1984 IEEE Nuclear Science Symposium: circuito integrato per sensori per imaging a piano focale (Hughes Aircraft Co.)
- Accoppiato con bump bonding a matrice di diodi semicondutori per la rivelazione e localizzazione di raggi X
- 4 MOSFETs per pixel
 - Piccole dimensioni di pixel
 - Carica integrate per centinaia di μs su un condensatore per minimizzare il rumore seriale dell'elettronica
 - Lettura multiplex di ogni pixel a turno, a un tempo prefissato.
- Funziona a condizione che:
 - Ogni pixel tiri una corrente molto bassa per non saturare l'amplificatore di lettura e non contribuire al rumore parallelo dell'elettronica
 - La frequenza dei dati e' mantenuta a 1 kHz al massimo
 - Il dispositivo viene interrogato in continuo e non con trigger esterno



Primi rivelatori a pixel

- Limitazioni compatibili con applicazione imaging ma non per particelle cariche
- Evoluzioni seguenti negli anni '90 in sviluppi per SSC e LHC
- Applicazioni a esperimenti a bersaglio fisso
 - Grazie al boost di Lorenz la maggior parte delle tracce si concentra in un cono, basta un piccola superficie coperta dal sensore
 - Tutti i servizi (cavi e raffreddamento) possono essere posti fuori dal volume sensibile
 - Si puo' accedere al rivelatore frequentemente e facilmente, vista la configurazione degli esperimenti a bersaglio fisso
- Prime applicazioni sono state le collisioni tra ioni pesanti
 - L'alta molteplicita' di particelle prodotte puo' essere gestita bene da questi rivelatori ad altra granularita' e con informazione 3D
- R&D specifico per rivelatori per raggiungere prestazioni estreme in vista di LHC
 - OMEGA Pixel Detectors



OMEGA pixel detector

- Matrice del sensore attivo
 - Pixel size **75 × 500** μ m²
 - 1024 pixel (16 colonne e 64 righe)
- Solder bump bonding
- CMOS readout chip in 3µm feature size
 - Preamplificatore sempre attivo
 - seguito da comparatore asincrono
 - ritardo digitale in attesa di trigger esterno:
 - quando il trigger arriva, tutti i pixel con un segnale sulla linea di ritardo vengono letti.
- Prestazioni prima versione
 - 30 µW per pixel (i.e. **≈ 1mW/mm²**);
 - Rumore elettronico circa 100 e- rms
 - Variabilita' soglia tra canali attorno a 500 e- rms



- Disuniformita' da pixel a pixel
- Limitazioni tecniche (variazioni lungo l'area)
- Scelte di design (sensibilita' a cadute di potenziale)



OMEGA – versioni successive

- Feature size da 3 a 0.25 μm
 - da 80 a 500 MOSFET per pixel
 - Strati di ossido piu' sottili
 - Meno danni da radiazione (tollera 300 kGy, fattore 1000)
- Dimensioni wafer cresciuto da 4 a 8 pollici
- Da 3 chip singoli a 84 ladders con un sensore e 6 chip ciascuno
 - 73k pixels per ladder, 29 cm² di area
 - Yield basso: 35%
- Ultima versione: ALICE1 per l'esperimento ALICE (SPD)

PIXEL di DELPHI (LEP)

- Corona di pixel aggiunta ai layer di strip per estendere accettanza in avanti e indietro
- 1.2 M pixel su 0.15 m²
- 0.03 W/cm² electronics
- Poco materiale inattivo
 - singolo condotto di raffreddamento dentro la corona (gradiente 10C)
 - Scelta di materiali leggeri
- Matrici 24x24 e 16x24 per superficie che si restringe
- 330×330 µm²
- Primo tentativo di implementare readout bus sul sensore (ma alta caduta di V richiese aggiunta)
- Rumore: qualche 100e-
- Soglia: 10 ke- → efficienza > 99%
- 0.3% pixel troppo rumorosi e mascherati
- Raddoppia l'efficienza di ricostruzione di traccia in quella accettanza
- Resa moduli: 36%





The ATLAS Pixel Detector

- 3 hit system up to angular coverage of $|\eta| < 2.5$
- 3 barrels and 2 x 3 endcap disks
- C_3F_8 evaporative cooling (**10kW/m**², serve T=0C contro rad)
- 1.7 m² of silicon
- 1744 pixel modules (tutti uguali)

Each pixel module consists of:

- 1 planar n+-on-n (per poter operare parzialmente svuotato dopo inversione da radiazione) sensor 60.8 x 16.4 mm active area, 250 µm thick, 46080 pixels
- 16 guard rings per operare ad alto V
- **50x400** area, rettangolari per migliore risoluzione nella direzione di curvatura (per misurare momento)
- 16 FEI3 front-end chips plus one controller (0.25 μm CMOS) ٠
 - Front-ends are bump-bonded to the sensor.
 - Charge measurement using 8-bit **ToT** information.
- 1 flex that provides electrical connections
- Data rate per module: 80-160 Mbps

17/12/2023 giacomo.contin@ts.infn.it - RAFNeS Pixels





Radiation-hard

50 Mrad

Time over threshold calibration Module sketch



17/12/2023 giacomo.contin@ts.infn.it - RAFNeS Pixels



TOT: con una risoluzione di 25ns, il tempo di sailta e di discesa del segnale sopra soglia vengono misurati. Piu' grande e' l'impulso piu' tempo resta sopra soglia (registro a 7 bits)

Fig. 5.6. Pulse height distribution resulting from ^{109}Cd photon conversions inside an ATLAS pixel assembly. The measurement is performed using the correlation between the charge collected by one pixel and the time-over-threshold (TOT) of the output of its amplifier. The 22.3 keV ^{109}Cd photopeak is measured with an energy resolution of $\approx 5\%$.

IBL – Insertable B-Layer

- Innermost layer of the pixel detector, coverage of $|\eta| < 3$
- New in LHC Run 2, installed in 2014
- 14 staves, 0.2 m² of silicon
- CO₂ evaporative cooling
- 280 IBL modules
- Planar sensors (central) and 3D sensors (forward)

Each IBL module consists of:

- Sensor:
 - Planar slim edge n-on-n sensor, 200 µm thick
 - 3D n-on-p sensor with 2 electrodes per pixel, 230 µm thick
- 2 or 1 FEI4 front-end chips (0.13 μm CMOS)
 - Front-ends are bump-bonded to the sensor.
 - Charge measurement using 4-bit ToT information
- 1 flex that provides electrical connections
- Data rate: 160 Mbps





giacomo.contin@ts.infn.it - RAFNeS Pixels

SCT- Semi Conductor Tracker

- 8 hit system
- Angular coverage: $|\eta| < 2.5$
- C₃F₈ evaporative cooling
- 61 m² of silicon
- 4088 modules





Each SCT module consists of:

- Two strip sensors crossing at 40 mrad
- Single-sided p-in-n sensor, 285 µm thick, 768 strips
- 2 x 6 ABCD front-end chips (0.8 µm biCMOS)
 - Binary readout: hit = signal > threshold
 - 3 consecutive time bins sampled per trigger
- Data rate: 40 Mbps

17/12/2023 giacomo.contin@ts.infn.it - RAFNeS Pixels

CMS Pixel

- 100umx150um per avere risoluzione spaziale simile in entrambe le direzioni; usa interpolazione di carica per trovare il centroide
- La carica deve essere sempre condivisa
 - Approfittare del forte campo magnetico
 - Non inclinati nel barile centrale, inclinati nell'endcap
- La risoluzione sulla carica deve essere alta
 - Lettura analogica della carica di ogni pixel
 - Salvata in condensatore in ogni pixel e nella periferia
 - Soglia bassa (2500e-)



CMS Pixel phase-1 detector





9.3 million strips, 198 m² active silicon area, 15148 modules 5 m long, 2.5 m diameter





Differenze tra silicio di chip e di sensore

- Il silicio del sensore deve essere ad alta resistività per favorire lo svuotamento e la raccolta veloce delle cariche (kOhm x cm)
- Il silicio del chip di readout deve essere a bassa resistività (Ohm x cm), perché' tutta la tecnologia CMOS commerciale è stata sviluppata in silicio a bassa resistività per ridurre i costi
- Sono stati però esplorati due approcci per unire le funzionalità:
 - 1. Privilegiare il sensore (come DEPFET project) applicando semplici funzioni logiche (amplificatore e indirizzamento) su alta resistività.
 - Segnale ottimale pochissima elaborazione
 - 2. L'elettronica guida lo sviluppo del sensore: sottile strato epitassiale a bassa resistivita'
 - Ottimale per una logica CMOS commerciale ma non si puo' svuotare piu' di tanto raccolta in piu' di 100 ns

Monolithic Active Pixel Sensors (MAPS)



17/12/2023 giacomo.contin@ts.infn.it - RAFNeS Pixels

Primi monolitici

- Silicio molto resistivo e puro
- Svuotamento completo
- Solo un n-well superficiale
 - Forma transistor pmos
 - Fa da schermo tra logica e substrato
- Logica basilare nella matrice
- Logica completa nella periferia
- Basso fill factor
- Giunzione si forma dal lato opposto
- Zona di raccolta e' a basso campo in svuotamento completo

Caratteristiche:

- 10 col. X 30 righe
- A = 34 um x 125 um
- S/N ~ 55
- $\sigma_x \sim 2.2 \text{ um}$

17/12/2023 giacomo.contin@ts.infn.it - RAFNeS Pixels



4

Introduzione deep p-well \rightarrow CMOS

- Un secondo impianto profondo (deep p-well) permette di implementare transistor pmos schermandolo, evitando che il suo n-well entri in competizione con i diodi di raccolta.
- E' difficile svuotare l'epitassiale perche' deve essere a **bassa resistivita'** per permettere di utilizzare tecniche industriali di design e produzione della logica CMOS.
- La raccolta di carica e' lenta perche' parzialmente per diffusione



17/12/2023 giacomo.contin@ts.infn.it

MAPS working principle (3) example: ALPIDE pixel

- **Front-end:** (9 transistors, full-custom)
 - continuously active
 - shaping time: < 10 µs
 - power consumption: 40 nW
- Multiple-event memory: 3 stages (62 transistors, full-custom)
- Configuration: pulsing & masking registers (31 transistors, full-custom)
- **Testing:** analogue and digital test pulse circuitry (17 transistors, full-custom)
- Readout: priority encoder, asynchronous, hitdriven giacomo.contin@ts.infn.it -





O(200) transistors / pixel



10-7

 10^{-8}

10⁻⁹ 10⁻¹⁰

10⁻¹¹

MAPS Ultimate-2 Sensor



3rd generation sensor developed for the PXL detector by the PICSEL group of IPHC, Strasbourg, optimized for the STAR environment

- Monolithic Active Pixel Sensors
- Reticle size (~ 4 cm²)
 - Pixel pitch 20.7 μm
 - 928 x 960 array
- Power dissipation ~170 mW/cm²
 @ 3.3V (air cooling)
- Short integration time 185.6 μs
- Sensors thinned to $50 \ \mu m$



- In pixel CDS
- Discriminators at the end of each column
- Column-parallel readout
- 2 LVDS data outputs @ 160 MHz
- Integrated zero suppression (up to 9 hits/row)
- Ping-pong memory for frame readout (~1500 words)

9

10

11 12

13 14

Threshold (mV)

Not irradiated 150 kRad 3e12 3e12 + 150 kRad

- 4 sub-arrays to help with process variation
- JTAG configuration of many internal parameters





MAPS – ALPIDE sensor





44

giacomo.contin@ts.infn.it -RAFNeS Pixels

ALPIDE performance



Detection Efficiency and Fake-Hit Rate



- Big operational margin with only 10 masked pixels (0.002%)
- Chip-to-chip fluctuations negligible
- Non-irradiated and NIEL/TID chips show similar performance
- Sufficient operational margin after 10x lifetime NIEL dose

From ITS Upgrade Talk @ QuarkMatter I 7, February 'I 7



giacomo.contin@ts.infn.it -RAFNeS Pixels



nwel

owell

deep pwell

depletion boundary



Foundry standard process

Fully depleted epitaxial layer Charge collection time < 1 ns Operational up to 10¹⁵ 1 MeV n_{eq}/cm²

process modification for better timing and radiation hardness



Partially depleted epitaxial layer

Operational up to 10¹⁴ 1 MeV n_{eg}/cm²

Charge collection time < 30 ns

giacomo.contin@ts.infn.it -RAFNeS Pixels



Evoluzione verso lo svuotamento dell'epitassiale



47 G. Contin | gcontin@lbl.gov

giacomo.contin@ts.infn.it -RAFNeS Pixels