Tutorial 2

Realizzazione di un circuito logico gerarchico su DE1

Descrizione: Si realizzi un semplice cronometro digitale su DE1 con possibilità di start, stop, reset tramite pulsanti e visualizzazione del tempo sul dislay LED a 7 segmenti.

Scopo: Familiarizzare con sistemi digitali più complessi ed apprendere l'uso di strumenti di progettazione e di debugging più evoluti.

Apprendimenti previsto:

- Sviluppo di un sistema gerarchico
- Utilizzo dei BUS
- Progetto di macchine a stati finiti
- Impostazione di vincoli temporali
- Evidenziazione di problematiche temporali nei "reports"

Procedimento:

Si inizi un nuovo progetto per Ciclone II - EP2C20F484C7N

Realizzazione gerarchica Verilog- Schematico

Si predisponga un modulo verilog per la realizzazione di un contatore sincrono mod10 (0...9) con comprensivo di segnali di enable, reset e riporto.

```
module count10
(
       input clk, enable, reset,
       output reg clk out,
       output reg [3:0] count
);
       always @ (posedge clk or posedge reset)
       begin
               if (reset)
                      count <= 0;
               else if (enable == 1'b1)
               begin
                       if (count < 9)
                           begin
                              count <= count + 1;</pre>
                              clk out <= 1'b0;
                           end
                       else
                           begin
                             count <= 0;
                             clk out <= 1'b1;
                           end
               end
       end
```

endmodule

- Si salvi il modulo
- Lo si predisponga come "top level entity"

- Si definisca un opportuno file di stimoli
- Si simuli a livello funzionale
- Si verifichi il corretto funzionamento

		20.0 ns	60.0 ns	100.0 ns	140,0 ns	180,0 ns	220,0 ns	260,0 ns	300,0 ns	340,0 ns	380,0 ns	420,0 ns	460,0 ns
	Name	21.925 ns	3										
		l Li ana											
₽0	clk	ГЛЛ	ллл	ллл	ww	vvvv	vvv	ww	vvvv	vvv	vvv	ww	ww
⊚ 1	🗉 count	[0]	X[1]X[2]X[3	3)(4)(5)(6)(7	7]\[8]\[9]\[0]\[1)(2)(3)(4)(5)(6)(7)(8)	(9)(0)(1)(2)(3)(4)(5)(6)(7])()([0]		4)(5)(6)(7)(8]X[9]X[0]X[1
6	enable												
₽7	reset												
8 💿	clk_out												

Si predisponga il modulo appena realizzato per essere impiegato a livello gerarchico superiore in uno schematic editor:

Nella finestra del "project Navigator"

Right click sul file verilog > Create symbol file for current file

- Si crei un nuovo schematico
- Tra le porte logiche disponibili vi sarà anche un blocco rappresentante il modulo verilog appena realizzato
- Realizzare uno schematico per un contatore in base 10 a 4 cifre (0 ... 9999)
- Si utilizzino dei bus per rappresentare le 4 cifre.
- Per trasferire i valori sui pin d'uscita non è necessario tracciare un collegamento esplicito, ma basta che il pin d'uscita e la "net" abbiano lo stesso nome
- Si noti che nello schematico il nome convenzionale per i bus è: nome_bus [n1 ..n0] ove nome_bus [n1] rappresenta il bit più significativo, mentre nome_bus [n1] è il meno significativo (es: D[3..0], a[9..2]) notare che D[3..0] e D[0..3] sono entrambi leciti, ma mentre nel primo il bit più significativo è D[3], nel secondo è D[0]

	10	•••		 			М	•••	••			~		۲	 9	5	6'		••	 -		• •	c	-	'	- `	· -	,			-0	~		-	C	-	5	· -	1		
 				 	 	 • •	• •			 • • •	• • •	• •	• •		 	• •	• •	• • •		 	• •		 • •		• •	• •	• •	• •	 	 			• • •	• •	 		 			 	٠
 			-	 	 	 				 					 					 			 						 	 					 		 			 	



- Si salvi lo schematico
- Lo si predisponga come "top level entity"
- Si definisca un nuovo opportuno file di stimoli
- Si modifichi il settaggio (ctrl shift E) onde garantire di usare il corretto file di stimoli
- Si simuli a livello funzionale
- Si verifichi il corretto funzionamento

	Master T	ime Bar:	21.925 ns	• • F	ointer:	6.04 us	Interval:	6.0	2 us	Start:		End:	
•			4.05	us 4.37 us	4.69 us	5.01 us	5.33 us	5.65 us	5.97 us	6.29 us	6.61 us	6.93 us 7.25 us	7.57 us
-		Name											
•	i >0	clk											
à	@ 1	Ξ d1		* * * * * *)))))) ([7]	\supset))))) () () () ()))))))))	***)))))))))))))@))))))))))))))) ((((
-	⊚ 6	∎ d2	<u>OX</u>	1] (2] (3] (4]	([5]) [6]	_X[7]X[8]X[9]	X00X11X121	(3)(4)(5)	(6) <u>(7)</u> (8)(9]\(0]\(1]\(2	[X[3]X[4]X[5]	X [0] X [1] X [2] X [3] X [4]	<u>(5)(6)(</u>
'	11	⊞ d3			[4]		X	[5]		X	[6]	χ	
۲	ig 16	Ξ d4							[0]				
٠.	⊡> 21	ena											
Ē	₽22	res											
Ì													

Realizzazione gerarchica Verilog- Verilog

Predisporre un modulo Verilog per la conversione da binario a display a sette segmenti (una semplice LUT)

module	SEG7_LU	JT	(oSEG,iD	IG);
input	[3:0]	iDIG;		
output	[6:0]	oseg;		
reg		[6:0]	oSEG;	

```
always @(iDIG)
```

begin

case(iDIG)				
4'h1:	oseg	=	7'b1111001;	//	t
4'h2:	oseg	=	7'b0100100;	//	1 I
4'h3:	oseg	=	7'b0110000;	//	lt rt
4'h4:	oseg	=	7'b0011001;	//	1
4'h5:	oseg	=	7'b0010010;	//	m
4'h6:	oseg	=	7'b0000010;	//	1 I
4'h7:	oseg	=	7'b1111000;	//	lb rb
4'h8:	oseg	=	7'b0000000;	//	1
4'h9:	oseg	=	7'b0011000;	//	b
4'ha:	oseg	=	7'b0001000;		
4 ' hb:	oseg	=	7'b0000011;		
4'hc:	oseg	=	7'b1000110;		
4'hd:	oseg	=	7'b0100001;		
4'he:	oseg	=	7'b0000110;		
4'hf:	oseg	=	7'b0001110;		
4'h0:	oseg	=	7'b1000000;		
endcas	se				

endmodule

end

Si noti che in Verilog i BUS prendono il nome di nome [n1:n0] ove nome [n1] è il bit più significativo mentre nome [n0] è il meno significativo

Predisporre un modulo Verilog per l'integrazione di 4 dei moduli precedenti in una sola unità

```
module SEG7_LUT_4 (oSEG0,oSEG1,oSEG2,oSEG3,iDIG );
input [15:0] iDIG;
output [6:0] oSEG0,oSEG1,oSEG2,oSEG3;
SEG7_LUT u0 (oSEG0,iDIG[3:0]);
SEG7_LUT u1 (oSEG1,iDIG[7:4]);
SEG7_LUT u2 (oSEG2,iDIG[11:8]);
SEG7_LUT u3 (oSEG3,iDIG[15:12]);
```

endmodule

Generare il simbolo corrispondente a questo secondo modulo.

Definizione di una FSM (finite state machine)

Si voglia realizzare una macchina a stati finiti con un solo pulsante in ingresso che generi gli opportuni segnali per il contatore di start – stop – reset secondo questa specifica sequenza.

File > New
State machine file

- Aggiungere alle porte di default (clk, reset) le porte "key" come ingresso e "res_out" come uscita
- Tracciare un grafo degli stati simile a quello riportato in figura



- Definire le transizioni tra i vari stati (doppio click sul ramo)
- Definire le uscite dei vari stati (doppio click sullo stato)
 - Attivare l'uscita "ena" nello stato "count" e disattivarla nello stato "freeze"
 - o Attivare la linea "res_out" allo stato start e disattivarla negli altri
- Generare il file Verilog HDL che descriva il grafo usando l'opportuno pulsante
- Verificare la correttezza del file sia tramite analisi sintattica che mediante simulazione funzionale Prestare molta attenzione al risultato perché non sempre coincide col risultato sperato
 - o Settare il file verilog appena generato come Top-level entity
 - Generare un opportuno file di stimoli
 - Si modifichi il settaggio (ctrl shift E) onde garantire l'uso del corretto file di stimoli

		Value 0	ps	80.0 ns	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns
	Name	21.9 2	1.925 n	s					
₽0	clock	A	ທົ່າທຸ	WWW	wwww	ກບບບບບ	MMMM	wwww	MMMM
@1	ena	A							
₽ 2	key	A							
	res_out	A	υп						
▶4	reset	A	л						
		· 1							

• Generare il simbolo grafico associato all fsm appena realizzata

Definizione del sistema completo

Sebbene possa sembrare che vi siano ormai a disposizione tutti i blocchi necessari per sviluppare il sistema definitivo, si deve tener conto che il più basso valore del clock della scheda DE1 è a 24 MHz. Se si utilizzasse questo clock per effettuare il conteggio esso sarebbe talmente rapido che i display a 7 segmenti apparirebbero sempre illuminati. Si deve pertanto predisporre un ulteriore blocco utile per ridurre a valori più ragionevoli la frequenza di conteggio.

Si adotti una frequenza di conteggio pari a 100 Hz, cosicchè da poter impiegare il sistema per conteggiare fino i centesimi di secondo.

Il riduttore di frequenza può essere così descritto in Verilog HDL:

```
module freq_rid
#(parameter WIDTH=64)
(
        input clk,
        output reg [WIDTH-1:0] count,
        output reg clk_div
);
        always @ (posedge clk)
       begin
             if (count<240000)
                begin
                        count <= count + 1;</pre>
                       clk div <=1'b0;
                        end
                 else
                    begin
                       count <=0;</pre>
                        clk div <=1'b1;
                        end
        end
endmodule
```

Una simulazione di questo blocco sarebbe quanto mai problematica, si dovrebbe infatti estendere per 240.000 cicli di clock prima di vedere l'uscita "clk_div" commutare. Eventualmente si può simulare modificando il limite di conteggio.

• Appena realizzato anche questo blocco, generare il "symbol" corrispondente.

Giunti a questo punto si può definire il sistema completo via schematico

- Si apra un nuovo schematico
- Utilizzando i blocchi costituiti in precedenza si realizzi uno schema simile a quello riportato in figura



- Si assegni un nome opportuno ai vari bus onde garantire la correttezza dei collegamenti tra le varie unità
- Si assegnino dei nomi opportuni ai piedini di ingresso e di uscita che siano rispecchiati da un eventuale file di vincoli
- Si importi un file di vincoli ove siano specificati nel dettaglio le posizioni degli swithes, del clock, dei display a sette segmenti e dei led (per comodità le posizioni di alcuni dispositivi di I/O sono qui di seguito elencate

SW[0],PIN_L22	LEDR[2],PIN_U19	HEX0[0],PIN_J2	HEX2[4],PIN_E3
SW[1], PIN L21	LEDR[3], PIN Y19	HEX0[1], PIN J1	HEX2[5],PIN E4
SW[2],PIN_M22	LEDR[4], PIN_T18	HEX0[2],PIN_H2	HEX2[6],PIN_D3
SW[3],PIN V12	LEDR[5], PIN V19	HEX0[3], PIN H1	HEX3[0], PIN F4
SW[4],PIN W12	LEDR[6], PIN Y18	HEX0[4],PIN F2	HEX3[1],PIN D5
SW[5],PIN U12	LEDR[7],PIN U18	HEX0[5],PIN F1	HEX3[2],PIN D6
SW[6],PIN U11	LEDR[8],PIN R18	HEX0[6],PIN E2	HEX3[3],PIN J4
SW[7],PIN_M2	LEDR[9],PIN_R17	HEX1[0],PIN_E1	HEX3[4],PIN_L8
SW[8],PIN_M1		HEX1[1],PIN_H6	HEX3[5],PIN_F3
SW[9], PIN_L2	LEDG[0],PIN_U22	HEX1[2],PIN_H5	HEX3[6],PIN_D4
	LEDG[1],PIN_U21	HEX1[3],PIN_H4	
KEY[0],PIN R22	LEDG[2],PIN V22	HEX1[4],PIN G3	CLOCK 27, PIN D12
KEY[1],PIN_R21	LEDG[3],PIN_V21	HEX1[5],PIN_D2	CLOCK_24, PIN_A12
KEY[2],PIN T22	LEDG[4], PIN W22	HEX1[6], PIN D1	CLOCK 50, PIN L1
KEY[3],PIN T21	LEDG[5],PIN W21	HEX2[0],PIN G5	EXT CLOCK, PIN M21
	LEDG[6],PIN Y22	HEX2[1],PIN G6	
LEDR[0],PIN R20	LEDG[7],PIN Y21	HEX2[2], PIN C2	
LEDR[1], PIN R19	—	HEX2[3], PIN C1	

Si noti che entrambi i pulsanti KEY[0] e KEY[1] sono di default nello stato alto, mentre vanno nello stato basso quando premuti. Per congruenza con la macchina a stati finiti realizzata, si dovranno pertanto introdurre due invertitori in serie ai rispettivi piedini.

- Si salvi lo schematico
- Si definisca quest'ultimo come Top-Level-Entity
- Si compili l'intero sistema
- Si verifichino il layout del sistema ed i reports
- Si operi il download della bitstream così generata su scheda DE1.
- Si verifichi il corretto funzionamento su scheda.

Analisi dei Reports

Premessa: Il circuito appena realizzato, per quanto semplice da un punto di vista intuitivo, presenterebbe grosse problematiche nel momento in cui la sua frequenza di lavoro dovesse essere superiore a poche centinaia di Hz, infatti non è una strategia efficace quella di ritardare il clock con della logica interposta, essa infatti può comportare problematici disallineamenti del clock con conseguente errato funzionamento del circuito stesso.

Se si analizzano i timing report del circuito si notano infatti, evidenziati in rosso collegamenti che non sono coerenti con un regolare funzionamento. In particolare si nota che

	Clock Hold: 'CLOCK_24'													
Γ	Minimum Slack	From	To	From Clock	To Clock	Required Hold Relationship	Required Shortest P2P Time	Actual Short P2P Time						
1	1 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst3 count[0]	CLOCK_24	CLOCK_24	None	None	4.531 ns						
2	2 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst3 count[2]	CLOCK_24	CLOCK_24	None	None	4.531 ns						
3	3 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst3 count[1]	CLOCK_24	CLOCK_24	None	None	4.531 ns						
4	4 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst3 count[3]	CLOCK_24	CLOCK_24	None	None	4.531 ns						
5	5 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst2 count[0]	CLOCK_24	CLOCK_24	None	None	4.551 ns						
6	6 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst2 count[2]	CLOCK_24	CLOCK_24	None	None	4.551 ns						
7	7 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst2 count[3]	CLOCK_24	CLOCK_24	None	None	4.551 ns						
8	8 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst2 count[1]	CLOCK_24	CLOCK_24	None	None	4.551 ns						
9	9 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst2 clk_out	CLOCK_24	CLOCK_24	None	None	4.548 ns						
1	10 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst1 count[0]	CLOCK_24	CLOCK_24	None	None	4.540 ns						
1	11 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst1 count[1]	CLOCK_24	CLOCK_24	None	None	4.540 ns						
1	12 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst1 count[3]	CLOCK_24	CLOCK_24	None	None	4.540 ns						
1	13 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst1 count[2]	CLOCK_24	CLOCK_24	None	None	4.540 ns						
F	14 Not operational: Clock Skew > Data Delay f	fsm1:inst6 fstate.count	count10:inst1 clk_out	CLOCK_24	CLOCK_24	None	None	4.539 ns						

diversi path che vanno dalla FSM ai vari contatori presentano un ritardo sul disallineamento del clock superiore al ritardo di propagazione dei dati (in particolare si fa riferimento al segnale "ena" generato dalla FSM). All'atto pratico il fronte di clock sul quale si è generato il segnale "ena" arriva ai contatori solo molto tempo dopo il segnale "ena" stesso. L'effetto è che il conteggio può partire sfasato rispetto il suo segnale di abilitazione. In questo caso la cosa non crea evidenti problemi, ma in altre situazioni potrebbe comportare malfunzionamenti. Si noti altresì che il sistema non segnala malfunzionamenti analoghi relativi al segnale "res_out" perché questo agisce in modo asincrono nei confronti dei contatori.

Per ovviare a questo inconveniente si dovrebbe ripensare al contatore evitando di realizzarlo come cascata di 4 contatori in cui ciascuno genera il clock per il successivo, bensì tutti i contatori dovrebbero essere pilotati dallo stesso clock e lo stadio precedente al più abilita o disabilita il conteggio dello stadio successivo.

Si possono evidenziare i path interessati dal fenomeno:

```
Aprire il timing report (ctrl-R)
Timing Analizer > Clock Hold: Nomeclock
Right click on report
```

Locate > Locate in ...

Soffermarsi in particolare sulle varie viste del medesimo circuito:

Design File	– vista relativa ai file sorgenti
RTL Viewer	– vista a livello RTL (il punto di partenza per la sintesi)
Tecnology Map Viewer	 Vista in base ad uno schematico basato sulla mappatura su FPGA
Chip Planner	 Vista in base all'occupazione di risorse su FPGA
Pin Planner	 Utile per modificare i pin di I/O per migliorare le prestazioni
Assignment Editor	 Utile per assegnare, modificare opportunamente I vincoli realizzativi

Una soluzione al problema esposto potrebbe essere la seguente:



Questa architettura non crea più problemi dal punto di vista del disallineamento del clock in quanto tutti i blocchi risultano sincronizzati sullo stesso segnale ed inoltre non vi è alcun elemento di ritardo nella propagazione del clock.

Per contro il conteggio in questo caso risulta affetto da un problema, ovvero la commutazione del contatore a livello più altro avviene in ritardo di un clock rispetto quello più basso, pertanto il passaggio da 09 a 10 in realtà avviene erroneamente in due cicli 09 - 00 - 10. Ovviare a questo ulteriore problema richiede di modificare più profondamente il progetto.

Vincoli realizzativi

Il progetto finora seguito non ha visto ancora l'imposizione di vincoli, fatta eccezione per la posizione dei piedini di I/O e pertanto il risultato ottenuto non ha seguito nessuna particolare strategia di ottimizzazione.

Si noti ad esempio il ritardo di propagazione asincrona tra KEY[1] e LEDR[0] di 12.95 ns

Reports Timing Analizer > tpd

E si evidenzi nelle varie viste dove si localizza il ritardo (RTL viewer) e da cosa è generato (chip Planner)



Si provi ora ad imporre il vincolo che questo ritardo non sia superiore a 8ns. Nota i vincoli vanno messi con oculatezza, mettere dei vincoli irraggiungibili rischia di non consentire al sistema di trovare una soluzione accettabile.

```
Right click on report
```

Locate > Locate > Locate in Assignments Editor Editare la tabella

×	Category:	I/O bank Edge VREF group I/O Standard Reserve Pin Timing						^
×	a li	Show assignments for	specific nodes:					
	21		apeenie nodea.					Check All
	ğ							
	۳.		DR [0]					Uncheck All
	ē		Div[0]					Delete All
J.I.		<u> </u>						
	Information:	Allows you to view and et assignments for the node wildcards are automatical > Double-click to add or	dit assignments for specif s and entities specified in ly expanded. edit names, or drag and	ic nodes and entites. Spe the list. Only node and i drop from the Node Find	edfy one or more node or entity names that are turn er.	entity names, using one (ned on (checked) are disp	name per row, to allow the spreadsheet to filter the assignments, displa ayed in the spreadsheet. If you use wildcards in the node or entity na	aying only the mes, the
×]]	E	Edit: XV K	EY[1]					
	7	From	То	Assignment Name	Value	Enabled		
1		KEY[1]	LEDR[0]	tpd Requirement	8 ns	Yes		
2		KEY[1]	LEDR[0]			Yes		
3			KEY[1]			Yes		
4			LEDR[0]			Yes		

- Salvare il file e ricompilare
- Analizzare i reports e soprattutto il floorplanning con particolare attenzione al path in oggetto
- Provare a modificare ulteriormente il vincolo a 4ns e analizzare i risultati