Tutorial 4

Realizzazione di processore NIOS-2 e di alcune interfacce di I/O

Descrizione: L'FPGA montata sulla DE1 ha risorse sufficienti per poter realizzare al suo interno un microprocessore. In questo tutorial verranno analizzati i rudimenti per realizzare, configurare e programmare opportunamente tale processore.

Scopo: Realizzazione di una semplice architettura di un microprocessore, e di alcune interfacce dedicate di I/O.

Apprendimenti previsti:

- Utilizzo del tool "SOPC Builder" per la configurazione dell'architettura del processore
- Utilizzo del tool "Altera Monitor Program" per la programmazione ed il debugging del software
- Impiego di memorie esterne all'FPGA e problematiche di timing

Procedimento:

Si inizi un nuovo progetto per Ciclone II - EP2C20F484C7N

Definizione dell'architettura del Processore.

Si apra il tool SOPC Builder

Tool > SOPC Builder

Si definisca un nome da assegnare al sistema composto dal processore e le sue periferiche ed il linguaggio con cui verrà descritto.

Si definiscano i blocchi che compongono l'architettura:

- 1. Una CPU:
 - Processor > Nios II Processor ADD
 - Si configuri nella versione Nios II/e
- 2. Una memoria interna all'FPGA:
 - Memories ... > On Chip > On Chip Memories (RAM or ROM)
 - Si configuri come RAM da 16384 Bytes ed un "Data Witdh" da 32 bits
- 3. Un' Interfaccia UART JTAG:
 - Interface Protocol > Serial > JTAG UART
 - Configurazione come da default
- 4. Un' Interfaccia Parallela di I/O come ingresso:
 - Peripherals > Microcontroller Peripherals > PIO
 - Si configuri come Ingresso a 10 bits

5. Un' Interfaccia Parallela di I/O come Uscita:

• Peripherals > Microcontroller Peripherals > PIO

- Si configuri come Uscita a 10 bits
- 6. Un' identificativo del sistema:
 - Peripherals > Debug and Performance > System ID Peripheral
 - Questa periferica non richiede alcuna configurazione

A questo punto si possono modificare i nomi delle varie periferiche, è consigliabile dare un nome mnemonico che evidenzi la loro futura funzione (ed esempio la PIO in ingresso si potrebbe nominare SWITCHES e quella in uscita LED). Per cambiare nome si evidenzi la periferica e si digiti ctl-r. Analogamente si può modificare il nome del clock. Sebbene in questa esercitazione non venga usata, per il futuro è consigliabile denominare la periferica identificativa del sistema "sysid".

Gli indirizzi delle varie periferiche possono essere modificati uno alla volta oppure automaticamente:

```
System > Auto Assign Base Addresses
```

Riaprire la CPU (doppio click) e modificare la configurazione sia per quanto riguarda "reset vector" che "excepition vector" e scegliere come memoria alla quale fare riferimento la memoria realizzata al punto 2.

Da un punto di vista globale l'architettura del processore è riportata in figura

| Target Device Family: Cyclone II 🔹 | | | Clock Settings | | | | |
|---------------------------------------|-----------------------------|------------------|----------------------|-------------------|--------------|------------|--------|
| | | | Name | Source | MHz | | Add |
| | | | cik | External | 50,0 | | Remove |
| | | | | | | | |
| Jse | Conn | Module Name | Description | Clock | Base | End | Tags |
| \checkmark | | 🗆 сри | Nios II Processor | | | | |
| | \square | instruction_mas | ter Avalon Memory M | lapped Master clk | | | |
| | | data_master | Avalon Memory M | lapped Master | IRQ | 0 IRQ | 31 |
| | $ \rightarrow \rightarrow$ | jtag_debug_mod | dule Avalon Memory M | lapped Slave | | 0x00008fff | |
| V | | 🖻 mem | On-Chip Memory | (RAM or ROM) | | | |
| | \rightarrow | s1 | Avalon Memory M | lapped Slave clk | | 0x00007fff | |
| \checkmark | | jtag_uart_0 | JTAG UART | | | | |
| _ | \rightarrow | avalon_jtag_slav | ve Avalon Memory M | lapped Slave clk | © 0x00009020 | 0x00009027 | |
| V | | switches | PIO (Parallel VO) | | | | |
| | \rightarrow | s1 | Avalon Memory M | lapped Slave Clk | © 0x00009000 | 10000000x0 | |
| V | | ⊟ leds | PIO (Parallel VO) | | | | |
| | \rightarrow | s1 | Avalon Memory M | lapped Slave Clk | = 0x00009010 | 0x0000901f | |
| | I L. | 🖂 sysia | System ID Periphe | erai | | | |
| | $ \rightarrow$ | control_slave | Avalon Memory M | apped Slave Clk | ≡ Ux00009028 | 0x0000902f | |

Si salvi la configurazione e si prenda nota degli indirizzi ai quali sono state mappate le varie periferiche; si clicchi su "Generate". A processo ultimato si può chiudere la finestra dell'SOPC Builder.

Realizzazione del sistema completo

Il processore così realizzato può trovare posto in un sistema completo ove può essere integrato con eventuali ulteriori blocchi hardware.

- Si crei un nuovo schematico
- Si importi il Sistema appena generato
- Si colleghino tutti gli ingressi ed uscite ad opportuni PIN
- Si assegnino dei nomi coerenti col file di vincoli che si verrà successivamente ad assegnare al progetto



- Si importi un opportuno file di vincoli
- Ci si assicuri che lo schematico appena generato sia configurato come "TOP Level ENTITY"
- Si compili l'intero progetto
- Si esegua il download su FPGA

Sviluppo Software

A questo punto il sistema è pronto per funzionare, ma vi si deve caricare l'opportuno software. Per fate questo esistono vari sistemi, in questo tutorial utilizzeremo l'"ALTERA monitor Program" : un sistema utile per la compilazione del sorgente, il download del codice nella memoria del processore ed il debugging.

Si supponga che si voglia far girare sul processore il seguente semplice programma:

```
#define Switches (volatile int *) 0x0009000
#define LEDR (int *) 0x0009010
int main()
{
    int a;
    while (1)
    {a = *Switches;
    *LEDR = a;}
}
```

Ovviamente gli indirizzi rispettivamente di "Switches" e "LEDR" devono corrispondere a quelli del sistema hardware sviluppato al passo precedente. Utilizzando un normale text editor si editi questo testo e lo si salvi all'interno di un opportuno direttorio. (E' consigliabile adottare un opportuno direttorio dedicato al software all'interno della cartella in cui si è sviluppato il progetto hardware)

Si lanci il programma "Altera Monitor Program" (se non sono presenti collegamenti sul desktop un probabile percorso è il seguente)

Start > Programmi > Altera > University Program > Altera Monitor Program > Altera Monitor Program

Si apra un nuovo progetto

File > New Project

Si scelga il direttorio in cui far risiedere il progetto (è consigliabile usare lo stesso direttorio nel quale è stato salvato il file in C) ed il nome del progetto stesso. (NEXT)

Si selezioni il sistema su cui far risiedere il progetto, si scelga il sistema

Custom

Si indichi al sistema il file .ptf (che contiene le informazioni sulla struttura e sull'architettura del sistema realizzato in HW) che risiede nel direttorio in cui si è sviluppato il progetto HW. Si indichi eventualmente il file .sof con cui configurare l'FPGA. (NEXT)

Si selezioni la tipologia di linguaggio che si desidera adottare

C Program

E si includa il file C che è stato salvato nei passi precedenti. (NEXT)

Se vi fossero più CPU disponibili o più periferiche da usarsi come STDIO si potrebbero indicare in questa pagina, altrimenti (NEXT)

Se vi fossero più memorie a disposizione si potrebbe scegliere in quale far risiedere il testo ed i dati (NEXT)

Il sistema chiede se si vuole riconfigurare l'FPGA col file . sof indicato in precedenza (è un metodo comodo per configurare l'FPGA direttamente dall'interno di "Altera Monitor Program" senza dover utilizzare il programma quartus).

A questo punto non rimane che da compilare il sorgente

```
Action > Compile (ctrl-Shift-C)
```

E fare il download del codice nella memoria del processore

Action > Load (ctrl-shift-L)

Alternativamente le due azioni possono essere svolte in rapida sequenza una di seguito all'altra con

```
Action > Compile & Load (F5)
```

Se tutto ha funzionato correttamente si dovrebbe ottenere una schermata simile

| Altera Monito | r Program [Nio: | s II] <mark>- tutorial</mark> 4 | .ncf : lights1 | Lsrec [Paused] | 3.00 | | - | - | - | No. | - | Sec. 1 | - | - | | - 0 | 83 | |
|------------------------------------|-----------------|---------------------------------|----------------|----------------|--------------|-------------|--|----------------------------|-------------|-------------|-------------|---------|-------------|-----------|-----------|------|-----|--|
| File Settings Actions Windows Help | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| Discontinue - X Renisters - X | | | | | | | | | | | × | | | | | | | |
| - · · · · | | | _ | | | | | | | | | | Reg | Value | | | | |
| Goto Instruction | Address (nex) | or symbol na | me: | | <u>G</u> 0 | | | | | | | Hide | pc | 0x0000400 | 00 | | - | |
| | | _start: | | | | | | | | | | - | zero | 0x0000000 | 0.0 | | | |
| 0x00004000 | 06c00074 | orhi | sp, ze: | ro, 0x1 | | | | | | | | | r1 | 0x0000000 | 00 | | | |
| 0x00004004 | deeUUUU4 | addi | sp, sp | , -0x8000 | | | | | | | | | r2 | 0x0000000 | 00 | | | |
| 0x00004008 | der6303a | nor | ap, ap | , sp | | | | | | | | | 2.3 | 0x0000000 | 10 | | | |
| 0x00004000 | 4=65202= | OFI | sp, sp | , ux/ | | | | | | | | | r5 | 0x0000000 | 10 | | | |
| 0x00004010 | 06800024 | orbi | ap, ap | , ap ro (m) | | | | | | | | | r6 | 0x0000000 | 00 | | | |
| 0x00004014 | d6b1a004 | addi | gp, ac. | -0v3980 | | | | | | | | 222 | r7 | 0x0000000 | 00 | | | |
| 0x0000401c | 06000034 | orhi | 951 25 | ro 0x0 | | | | | | | | | r8 | 0x000000 | 00 | | | |
| 0x00004020 | c611a304 | addi | et, et | 0x468c | | | | | | | | | r9 | 0x000000 | 00 | | | |
| 0x00004024 | 00800034 | orhi | r2, ze: | ro. 0x0 | | | | | | | | | r10 | 0x000000 | 00 | | | |
| 0x00004028 | | | | | | | | | r11 | 0x0000000 | 00 | | | | | | | |
| 0x0000402c | 1000683a | 1mp | r2 | | | | | | | | | | r12 | 0x0000000 | 00 | | | |
| | | | | | | | | | | | | - | r13 | 0x0000000 | 10 | | | |
| 4 | | | | | | | | | | | | • | r15 | 0×0000000 | 10 | | | |
| Disassembly / | Breakpoints / I | Memory / Wa | atches / Tra | ice / | | | | | | | | | r16 | 0x000000 | 00 | | - | |
| Terminal | | | | | | | _ × | Info & Erro | rs | | | | | | | | _ × | |
| JTAG UART 11D | k establish | ed using ca | ble "USB- | Blaster (US | 3-01", devic | - 1. instar | ce 0x00 | Initializ | ing CPU ca | che (if pre | sent) | | | | | | - | |
| | | | | | , , | , | | OK | | (| | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | Downloading 00004000 (0%) | | | | | | | | | | |
| | | | | | | | | Downloaded 2KB in 0.0s | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| Ve | | | | | | | | Verifying 00004000 (0%) | | | | | | | | | | |
| | | | | | | | Verified OK | | | | | | | | | | | |
| | | | | | | | Connection established to GDB server at localhost:2399 | | | | | | | | | | | |
| | | | | | | | Symbols loaded. | | | | | | | | | | | |
| | | | | | | | INFO: Pro | de loaded. gram Trace | not enable | d, because | trace requi | res the | Nics II pro | cessor to | be confid | oure | | |
| | | | | | | | | | | | | | | 00 | | | | |
| | | | | | | | | • | | | | | | | | | | |
| | | | | | | | | Info & Erro | ors GDB Ser | rver / | | | | | | | | |

A questo punto il sistema è pronto e programmato, per avviarlo

```
Action > Continue (F3) – oppure si usino gli opportuni tasti
```

- Nota 1: Si provi ad usare il tasto di "pause" o in alternativa il tasto di reset del processore (nell'esempio usato è KEY[0])
- Nota 2: Si Noti che il LEDR[0] si accende contemporaneamente a LEDR[8] e LEDR[1] a LEDR[9]. Si provi ora a definire i puntatori non a "int" bensì a "long int"

Nota 3: si noti che sebbene il ciclo while si sarebbe potuto scrivere più semplicemente come

```
while (1)
{*LEDR = *Switches;}
```

Questo può comportare problemi di interpretazione al compilatore, ovvero ad ogni passo del ciclo si deve aggiornare la posizione di memoria occupata dai LED, ma questo deve essere fatto in base all'attuale dato presente negli switches oppure in base al precedente?

Nota 4: si provi ora qualche altro programma, ad esempio:

```
for (a=1;a<34235;a++) *LEDR = a;
```

Nota 5: si provi ora con:

```
#include <stdio.h>
int main()
   {printf("CIAO/n");}
```

Sebbene sintatticamente corretto, in fase di download su dispositivo si ottiene il seguente errore:



Si può infatti notare che la memoria interna all'FPGA da dedicare al processore risulta abbastanza limitata 16384 bits sono in pratica 512 parole da 32 bits, e pertanto essa non riesce a contenere le risorse utili a gestire le funzioni di input/output su STDIO.

Si deve pertanto far ricorso alle risorse esterne all'FPGA ovvero alla SRAM ed alla SDRAM montate sulla DE1.

Utilizzo di memorie esterne.

SRAM

La DE1 monta una memoria SRAM IS61LV25616 da 256K x 16 bits.

Per includere questa tra le periferiche del sistema da sviluppare si può utilizzare il controllore già sviluppato in ambito dell'"University Program" che mette gratuitamente a disposizione degli utenti una serie di interfacce dedicate appunto ai componenti montati sulle schede DE1, DE2, DE2-70 e DE3.

All'interno dell'SOPC Builder selezionare:

University Program > Memory > SRAM/SSRAM Controller

Come configurazione si scelga la scheda su cui si sta lavorando (DE1) ed eventualmente se questa memoria volesse essere impiegata come Frame Buffer in un sistema di elaborazione video (in questo caso no).

Dopo aver rilanciato "GENERATE" il sistema complessivo comprenderà anche le linee per il collegamento con la memoria esterna. Si dovrà pertanto collegare queste ad opportuni PIN, e dare a questi ultimi un nome uguale a quello assegnato all'interno del file di vincoli per garantire il corretto collegamento.

NOTA BENE: mentre tutte le linee sono configurate come uscite, la linea dati deve essere configurata come bidirezionale (infatti normalmente in una memoria i dati si possono sia scrivere che leggere)

| 1 | 1.1 | • • | and the second |
|-----------------------------------|-----|-----|---|
| | 11 | 11 | |
| SRAM_ADDR_from_the_sram[170] | _ | | DUTPUT SRAM_ADDR[170] |
| SDAM CE N from the gram | | • • | OUTPUT SRAM CE N |
| STORM_CE_N_ITOIT_ITE_STAIT | | | |
| SRAM_DQ_to_and_from_the_sram[150] | | | SRAM_DQ[100] |
| SRAM LB N from the sram | · | • • | OUTPUT SRAM_LB_N |
| SDAM OF N from the orom | | • • | OUTPUT SRAM OF N |
| SRAM_OE_N_HOM_HE_STAIN | | | |
| SRAM_UB_N_from_the_sram | | | SRAM_UB_N |
| SRAM WE N from the sram | | • • | OUTPUT SRAM_WE_N |
| Sion_ve_te_te_te_te_te | | • • | |
| | 1.1 | • • | |

SDRAM

La DE1 monta una memoria SDRAM IS42S16400 da 1Mword x 16 bit x 4 Banks (64 Mbits) ove gli indirizzi sono organizzati in matrici di 12 righe x 8 colonne. La gestione dei segnali di una SDRAM, se fatta direttamente a livello hardware risulta abbastanza problematica (si ricordi ad esempio che necessita di opportuni cicli di refresh). Però per l'uso che se ne fa in questo tutorial torna comodo l'impiego di un controller già opportunamente sviluppato da terze parti che rende praticamente trasparente tutta la gestione dei segnali.

All'interno dell'SOPC Builder selezionare:

Memories & Memory Controller > SDRAM > SDRAM Controller

Successivamente si configuri il blocco come

- Preset: Custom
- Architecture: 1 chip select, 4 banks
- Address width: row 12, column 16

Si lascino inalterati tutti gli altri parametri di configurazione.

Si riassegnino automaticamente tutti gli indirizzi. Il sistema completo dei controllori per le memorie SDRAM e SRAM dovrebbe più o meno coincidere con quanto sotto riportato.

| Use | Conn | Module Name | Description | Clock | Base | End | Та |
|----------|---|--|---|-------|--------------|------------|----|
| V | | cpu instruction_master data_master its_data_master | Nios II Processor Avalon Memory Mapped Master Avalon Memory Mapped Master | clk | IRQ (| IRQ 31 | |
| V | | jiag_debug_module ⊡ mem s1 | On-Chip Memory (RAM or ROM) Avalon Memory Mapped Slave | clk | - 0x01108800 | 0x01108fff | |
| V | $ \rightarrow$ | jtag_uart_0 avalon_jtag_slave | JTAG UART Avalon Memory Mapped Slave | clk | | 0x01109027 | |
| v | | ☐ switches s1 | PIO (Parallel I/O) Avalon Memory Mapped Slave | clk | ■ 0x01109000 | 0x0110900f | |
| V | $ \rightarrow$ | ⊟ leds s1 | PIO (Parallel I/O) Avalon Memory Mapped Slave | clk | | 0x0110901f | |
| v | | control_slave | System ID Peripheral Avalon Memory Mapped Slave | clk | | 0x0110902f | |
| V | $ \downarrow \downarrow \downarrow \downarrow$ | sram avalon_sram_slave | SRAM/SSRAM Controller Avalon Memory Mapped Slave | clk | | 0x010fffff | |
| V | \square | s1 | SDRAM Controller Avalon Memory Mapped Slave | cik | 0×00800000 | 0x00ffffff | |

Dopo aver rilanciato "GENERATE" il blocco complessivo comprenderà, analogamente a quanto accaduto per la SRAM anche le linee per il collegamento con la memoria esterna. Si dovrà pertanto collegare queste ad opportuni PIN, e dare a questi ultimi un nome uguale a quello assegnato all'interno del file di vincoli per garantire il corretto collegamento.

NOTA BENE: mentre tutte le linee sono configurate come uscite, la linea dati deve essere configurata come bidirezionale (infatti normalmente in una memoria i dati si possono sia scrivere che leggere)

| | 11 | : | : | |
|-----------------------------------|-----|---|---|------------------|
| SRAM_ADDR_from_the_sram[170] | • • | • | • | SRAM_ADDR[170] |
| SRAM_CE_N_from_the_sram | | • | • | OUTPUT SRAM_CE_N |
| SRAM_DQ_to_and_from_the_sram[150] | | | • | SRAM_DQ[150] |
| SRAM_LB_N_from_the_sram | | | | OUTPUT SRAM_LB_N |
| SRAM_OE_N_from_the_sram | | | | OUTPUT SRAM_OE_N |
| SRAM_UB_N_from_the_sram | | | | SRAM_UB_N |
| SRAM_WE_N_from_the_sram | | | | SRAM_WE_N |
| | 1.1 | | • | |

SDRAM-PLL

A differenza della SRAM che non è controllata da alcun clock, la SDRAM necessita un clock opportuno e la sincronizzazione di questo è particolarmente critica, si deve infatti riuscire a compensare i ritardi introdotti a livello di scheda dalle linee di collegamento tra l'FPGA e la SDRAM. Per fare questo, torna utile l'impiego di un elemento specifico per la ri-sincronizzazione dei segnali, una PLL (Phase Lock Loop).

All'interno di Quartus:

```
Tools > Mega Wizzard Plugin Manager (Create a New Custom Megafunction)
```

```
Installed Plugins > I/O > ALTPLL
Si dia un nome opportuno (ad esempio SDRAM_PLL)
Si scelga il linguaggio di descrizione (Verilog HDL) e la famiglia di FPGA (Ciclone II).
Si configuri opportunamente il blocco
Parameter Settings|General/Modes - Si imposti il clock in ingress a 50 MHz
Parameter Settings|Inputs/Locks - Si disattivi "create pllena" e "create locked output"
Output clocks |clk0 - si attivi "use this clock" e si fissi clock phase shift = -3 ns
Output clocks |clk1 - si attivi "use this clock"
```

Alla fine il blocco deve assumere questa forma:



A questo punto si può generare il blocco e lo si farà entrare a far parte del progetto in essere.

SCHEMA finale

La PLL così generata fornirà i clock tanto per il processore quanto per la SDRAM. Lo schema finale da realizzare, comprensivo di tutti i pin sarà il seguente:



Si compili il progetto complessivo e si effettui il download sulla DE1

Sviluppo software

Con questo nuovo sistema, la memoria a disposizione è di molto aumentata rispetto il sistema precedente, si può pertanto provare a far girare, utilizzando "Altera Monitor Program" anche programmi che richiedano maggior risorse in termini di memoria, come ad esempio

```
#include <stdio.h>
int main()
{printf("CIAO/n");}
```

L'uscita testuale, indirizzata di default STDIO ed avendo provveduto a reindirizzare quest'ultimo su UART-JTAG (in fase di configurazione del progetto all'interno di Altera Monitor Program), viene visualizzata sulla finestra "TERMINAL" del tool predetto.