**Esercizi Propedeutici**

*Ottobre 2023*

Si supponga che un progettista abbia disponibile come elemento di memoria un circuito asincrono il cui funzionamento è descrivibile dal seguente codice VerilogHDL:

module ABC(A,B,C,Res,Z);

input wire A,B,C,Res;

output wire Z;

wire y1,y2,y1r,y2r;

assign y1 = y1r & (A | B | C ) | (y2r & ~B);

assign y2 = y1 ^ C;

assign #6 y2r = y2 & ~Res;

assign #6 y1r = y1 & ~Res;

assign Z = y1r;

endmodule

Il candidato, impiegando detto elemento realizzi uno contatore di Gray a 3 bits, dotato di un segnale di controllo atto ad incrementare o decrementare il conteggio.

**Traccia**:

1. Si analizzi **DETTAGLIATAMENTE** il funzionamento del circuito asincrono proposto, sia analiticamente che **attraverso opportune simulazioni** atte a validare i risultati ottenuti.

(Analizzare per inciso non significa solo produrre una tabella o un grafo, ma implica comprendere perfettamente e completamente il funzionamento del dispositivo in esame, ovvero: Cosa è, che funzione svolge, come lo si può controllare !)

1. Si individui quindi la mappa delle eccitazioni che caratterizza tale elemento di memoria in modo che la stessa sia il più **inclusiva** possibile.
2. Si passi a descrivere la macchina sequenziale che realizza il contatore desiderato sia come tavola di Huffman che successivamente come tavola di flusso.
3. Sfruttando ora le mappe delle eccitazioni trovata al punto 2 si definiscano le equazioni di eccitazione per TUTTI gli elementi di memoria.
4. Si completi la realizzazione del circuito arrivando ad una descrizione VerilogHDL dello stesso, istanziando l’elemento di memoria descritto nel testo tante volte quante serve.
5. Si simuli il funzionamento del circuito finale e si verifichi la correttezza dei risultati.

NOTA: Le soluzioni del presente elaborato siano complete di svolgimento, codice VerilogHDL e diagrammi di simulazione.

Il testo consegnato deve contenere la seguente dichiarazione firmata:
“Dichiaro che l’elaborato qui presente è stato svolto da me medesimo in piena autonomia”.