Schema della sezione

    • Sistemi numerici decimale, binario, esadecimale. Introduzione architettura di Von Neumann, concetto di transistor.

      Link alla registrazione Teams disponibile in

    • Conversioni tra basi, rappresentabilità e overflow.

      Link alla registrazione Teams disponibile

      .

    • Numeri interi negativi: modulo e segno, CA1, CA2. Numeri reali codificati in virgola fissa (SLIDE CORRETTE!).

      Link a registrazione Teams disponibile

    • Numeri reali in virgola mobile (standard IEEE 754).

      Link alla registrazione Teams disponibile

      .

    • Errata corrige su rappresentazione in virgola fissa unsigned/signed.

      Somma e sottrazione in binario base (per numeri interi positivi), in modulo e segno, in CA2.

      Shift destra/sinistra in modulo e segno, in CA2.

      Link alle registrazioni Teams disponibili

      (I parte) e  (II parte).

    • Introduzione al concetto di Instruction Set Architecture (ISA), filosofie di design per architetture di elaborazione, dettagli su architetture di elaborazione, gerarchie di memoria, memoria centrale in MIPS33, flusso di elaborazione (fasi di esecuzione di un'istruzione).

      Link a registrazioni Teams disponibili

       (I parte) e  (II parte). Il set di slide è unico (non comprende la parte di QtSpim perchè verrà ripresa nella prossima lezione frontale).